Format: 1U(電源はユーロラック3Uと共用)
Width: 14HP
Depth: 35mm
Current: 25mA@+12V, 3mA@-12V
Diviserは、奇数・偶数出力を備える1Uフォーマットのクロック・ディバイダーです。 入力信号を2、3、4、5、7、8、16、32分割し、同時に出力することが可能です。
CMOSチップに基づくDiviserはオーディオレート、またはそれ以上で動作し、 オシレーターからサブ・ハーモニクスやリズムを作成することができます。
Reset入力は、すべての出力をハイの状態にリセットします。
ClockとResetの両入力にはコンパレータが内蔵されており、スレッショルドは2.5Vに設定されています。 これらの入力にはあらゆる種類の信号を使用することができます。
Diviserは、分周の異なる8つのクロックを出力します。各出力信号はオンとオフである時間が等しい、50%のデューティサイクルの0-10V矩形波です。上のイメージは、クロック入力に関する各出力を示しています。
Diviserに使用されている' カウンター 'ICは、実際には信号を分割するのではなく、パルスをカウントし、それに応じて出力します。一定のクロックの代わりにゲート・シーケンスを使用することで、Diviserの異なる側面を見ることができます。Diviserは、入力パルスの立ち上がりエッジをカウントするため、入力に関連して減速されたシーケンスを得ることができます。続くセクションのようにリセットを利用することで、結果のシーケンスにさらにパルスを追加することができます。
DiviserのReset機能は、リセット入力を受けることでローではなくハイの状態になります。通常、ディバイダやシーケンサーなどのモジュールがリセット入力でトリガーを受けた場合、シーケンスの初めのビートを開始することが期待されるため、このような音楽的なリセットが採用されています。これに加え、DiviserのReset入力にはゲート-トリガー変換が実装されています。これにより、任意の長さの信号を使うことが可能となり、信号の立ち上がりエッジのみがリセットに使用されます。Diviserを一時停止したい場合は、Clock入力を使うと良いでしょう。
右のイメージはReset入力の挙動を示したものです。ハイの時は効果がなく、ローの時にトリガーされた場合はハイを生成します。ここでは、一定のクロック、Reset入力への関連性のないトリガーパターン、そして/2出力から得られる結果のパターンが確認できます。
奇数分割の出力を使用する場合、例えば小節の開始時に偶数分割を利用してリセットすることができます。ここでは、一定のクロック、/8出力からのリセット信号、そして/3出力から得られる結果のパターンが確認できます。
